This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

	•	•				
		*)	÷	,		
		4,				
		,				
	121					
			÷			
· j.						
					,	
			·			
		•			•	

Requested Patent

JP62126661

Title:

HYBRID INTEGRATED CIRCUIT DEVICE

Abstracted Patent

JP62126661

Publication Date:

1987-06-08

Inventor(s):

SAKATA HIROMI

Applicant(s):

NEC CORP

Application Number:

JP19850267712 19851127

Priority Number(s):

IPC Classification:

H01L25/04; H01L21/60

Equivalents:

ABSTRACT:

PURPOSE:To obtain a high-density, compact hybrid integrated circuit device, by mounting semiconductor pellets not in a planar arrangement but in a stacked state in two layers through resin.

CONSTITUTION:On an insulating substrate 1, on which a wiring conductor 2 is formed, a semiconductor pellet 4 is mounted with a bonding resin 3a. The electrode of the semiconductor pellet 4a and the wiring conductor 2 are bonded with an Au thin wire 5a. Then the semiconductor pellet 4a and the Au thin wire 5a are coated with a coating resin 6a. Thereafter, another semiconductor pellet 4b is mounted on the coating resin 6a, which is coated on the previously provided semiconductor pellet 4a with a bonding resin 3b. Then the pellet is connected with an Au thin wire 5b by the similar way as before. Thereafter, the entire body is coated with a coating resin 6b, and a hybrid integrated circuit device is completed.

THIS PAGE BLANK (USPTO)

⑩日本国特許庁(JP)

10 特許出願公開

[®]公開特許公報(A)

昭62-126661

Oint Cl.

識別記号

厅内整理番号

砂公開 昭和62年(1987)6月8日

H 01 L 25/04 21/60

7638-5F 6732-5F

審査請求 未請求 発明の数 1 (全2頁)

❷発明の名称

混成集積回路装置

②特 頤 昭60-267712

❷出 顧 昭60(1985)11月27日

伊発明 者

坂 田 博 美

⑪出 顋 人 日本電気株式会社

東京都港区芝5丁目33番1号 日本電気株式会社内 東京都港区芝5丁目33番1号

②代理人 弁理士内原 晋

明細書

1. 発明の名称

戊戌集積回路装置

2 特許請求の範囲

複数の半導体ペレットを搭載した混成集積回路 装置において、配額導体を形成した絶象性基板と、 該基板上にマウントされた半導体ペレットと、該 半導体ペレットと配額導体をポンディングした。Au 級額と、前配半導体ペレットをコーティングした 物脂と、該側暫上にマウントされた他の半導体ペレットと、該半導体ペレットと配額導体とをポン ディングしたAu 級線と、全体をコーティングし た樹脂とを含むことを特象とする昆成集積回路装 費。

1 祭明の詳細な説明

〔意業上の利用分野〕

本発明は複数の創動素子を搭載して成る提成集

着国路装置に関する。

〔従来の技術〕

従来、半導体ペレットを2ヶ以上指数した温成 集表回路装置は第2回に示すように絶数性差板1 に配差導体2を形成し半導体ペレット4 a, 4 b を平面的に配置しAu 蓋5でポンディングし樹脂 6 でコーティングする構成が一致的である。

〔発蚓が解決しようとする問題点〕

近年、鬼成集務回路装置の小型化の要求は一層 強くなって来てかり、従って都品の実装密度を高 める事が必要となっている。

しかし、従来の平面的に半導体ペレットを配置 する構造では小型化に限界があった。

本祭明の目的は、単導体ペレットの絶縁性基板 上の配置を改良し、高密度で小型化の速成できる 品成集権回路装置を提供することにある。

(問題点を無決するための手段)

本発明の提成集積回路装置け、複数の半導体ペレットを搭載した促成集積回路装置において、配 調導体を形成した絶景性装板と、試蓄板上にマウ

- 1 -

ントされた半導体ペレットと、放半導体ペレット と配鞭導体をポンディングしたAu 細難と、前配 半導体ペレットをコーティングした樹脂と、放射 脂上にマウントされた他の半導体ペレットと、放 半導体ペレットと配翻導体とをポンディングした Au 細難と、全体をコーティングした樹脂とを含 んで構成される。

(実施例)

次化、本発明の実施例について図面を参照して 設明する。第1図は本発明の一実施例の新面図で ある。

第1図にかいて、絶縁基板1には配額導体2が 形成されてかり、その絶縁基板1上にまず、装着 樹脂3 aにより半導体ペレット4をマウントする。 そして半導体ペレット4 aの電極と配額導体2を Au 細額5 aによりポンディングする。次いでコ ーティング樹脂6 aにより半導体ペレット4 a及 びAu 細額5 aをコーティングする。

次に、別の半導体ペレット 4 b を先に設定した 半導体ペレット 4 a 上にコーティングしたコーテ ー 3 ー

レット、5, 5 a, 5 b … … Au 絨線、6, 6 a, 6 b … … コーティング樹脂。

代惠人 弁理士 内原



イング樹脂68の上に養殖樹脂3bによりマワントする。次いでAの 網練5bにより先に述べた方法で接続する。その研究体をコーティング樹脂6bによりコーティングすると本実施例の促成集費回路装置が完成する。

本実施例は、従来の混成集権回路とことをり複数個の半導体ペレットは平面的配置のみでなく、 街館を介して二級重ねに重ねられた構成をなして かり高密度、小型化に好適な構造を有している。 〔祭明の効果〕

以上説明したように本発明によれば半導体ペレットを平面的配置のみならず樹脂を介して2級重ねて実装する事により高密度小形の混成業種回路 装置を得る事が可能となった。

4 四面の簡単な説明

第1図は本発明の一実前例の断面図、第2図は 従来の進成集積図路装置の一例の断面図である。

1 ……絶數基板、2 ……配差媒体、3, 3 a, 3 b ……接着樹脂、4, 4 a, 4 b ……半導体ペ

コーテンケ技行路

46 年華体ベルート

50 Au 細環

50 Au 細環

50 Au 細環

50 Au 細環

70 単連体ベルート

1 地球道板

神道技行路

平単体ベルート

第1回

第2回